石墨烯（Graphene）是具有獨特物理性、機械式和電氣性能SP2雜化碳原子的2維平面。石墨通常在其多層形式中被發現，其主要作為單隔離層，並應用於低功耗、高流動性、模擬和射頻元件上，同時也已被收錄在CMOS應用的主要文獻中[1-5]。單層的石墨烯可從類似銅或鎳金屬表面之碳化矽表面上的石墨剝離中獲得[6]，或也可從化學氣相沉積（CVD）的熱分解中獲得。其與矽基的CMOS相容情形需要從研究矽晶片上的石墨烯層來做評估。在此篇文章中，我們將單層石墨烯 － 通過CVD生長並轉移到300mm矽晶片 – 導入國家最先進的CMOS晶圓廠中，為了進一步處理石墨烯通道FET，這些晶片須採用先進的CMOS技術。

此項任務是希望在生產過程中將石墨烯質量影響壓到最小，而這也可能作為今後的研究和研發新穎元件的建構基礎。

石墨烯的生長、蝕刻和轉移

石墨烯是在一個典型管式爐中進行低壓CVD，使銅箔在〜950℃下甲烷裂化而生成的。為了先轉移石墨烯，一個熱-釋放膠帶被放置在銅箔上作為進一步處理的載體。然後銅箔使用鹽酸、過氧化氫和去離子水（DI）的混合物來蝕刻。這種多次程序的蝕刻是為了盡量減少膠帶上與石墨烯的重複沉積，接著最後用純水沖洗，僅留下石墨烯和膠帶。然後將膠帶和石墨烯的粘附放置在12吋的矽晶片上或矽晶片封端的二氧化矽（二氧化矽/矽）上，利用加熱去除膠帶，而結果就是使石墨烯殘存在晶片的表面上。（雖然使用PMMA[聚甲基丙烯酸甲酯]作為石墨烯轉移到合適的載體薄膜已經被報導了[7]，但我們不使用它，因為PMMA會溶解在丙酮，此溶劑在300毫米晶圓廠裡因為健康和安全方面的考量而不被採用。）

由於使用了銅箔和實驗室儀器，石墨烯的生長、刻蝕和傳遞過程有在矽片上留下殘餘金屬污染物的可能。由於這些晶片引入晶圓廠進行進一步的處理時需要較少的金屬污染物，因此石墨烯上銅箔和銅蝕刻處理進行時需避免使用金屬工具。在轉移石墨烯上的金屬離子需要進行一種高度表面敏感技術TXRF的檢測（全反射X射線螢光法）。使用這種檢測，我們得以確定陶瓷剪刀切割鋁箔、陶瓷鑷子處理膠帶和鋁箔和在通風良好的潔淨層流罩區域都可以有效地減低金屬污染物。

圖1A顯示光學顯微鏡下的石墨烯在二氧化矽／矽晶圓上轉移和轉移後之清除。雖然石墨烯涵蓋了大部分的矽片表面，在轉移過程中觀察到了一些缺陷的存在。熱膠帶的使用可能會導致膠帶殘留物殘留在石墨烯上作為井（如圖1A所示），在後轉移清洗之後可以得到部分緩解。 

圖1B在TXRF檢測出石墨烯在轉移和在使用HCI化學品轉移後清洗的金屬汙染物濃度。二氧化矽／矽晶片的TXRF光譜，在轉移後發現高濃度的銅、鐵、鈦。轉移後清洗的晶片降低金屬汙染物到~ 5E10 at/ cm2。

拉曼光譜技術是最常用來衡量單層石墨烯的品質的技術[2，8]。高品質的石墨烯會顯示出兩個不同的高峰值:1580 cm-1（G峰值）和2690 cm-1（2D峰值）。2D峰高於G峰值為兩個判斷完好石墨烯的因素之一，但隨著層所累積的損傷，此比率也會跟著減少。此外，破壞石墨烯會導致高峰1350cm-1（D峰值）的外觀。這些特徵可被用在當我們要監測各個階段石墨烯層的品質。圖1C顯示轉移後立即顯示石墨烯的拉曼光譜。2D和G峰值的強度會與單層石墨烯達成一致。在圖1D中低強度的D峰證實使用濕式清潔程序並不會顯著降低石墨烯的電氣和物理性質。

圖1A顯示是光學顯微鏡下石墨烯在轉移到SiO2/矽晶片上和石墨烯的清潔指示區（A），沒有石墨烯的區域（B），疑似膠帶殘留（C）。圖1B顯示從TXRF光譜下轉移和濕式法清洗後的金屬污染物的程度。圖1C和圖1D顯示在清洗前與清洗後單層石墨烯品質顯示並沒有退化。

元件製造：閘極和介電質的形成

使用石墨烯作為通道材料的MOSFET-like集成方案被選擇來說明我們12吋產線中石墨烯生成的過程。為了獲得最佳的元件性能，高品質閘極介電層是必備的，幾個透過石墨稀層積的介電層可以用拉曼光譜來觀察他們對石墨稀質量的影響。過程中會涉及到高溫 — 例如，CVD 或等電漿 – 石墨烯會產生缺陷，此證據在圖2A及2B中顯示，因此在CMOS晶圓實驗室需要排除掉典型的閘極介電層。原子層沉積（ALD）已經被報導用來顯示因為石墨烯表面上缺少可用鍵導致的差形核 [9]。蒸發過程並不適合於現代高批量生產的晶圓廠，因為根據報導隨後被氧化的石墨稀上會沉積一層薄金屬。為了克服這些問題，我們 「倒轉」 MOSFET 結構的常規並使用埋藏的閘極 [10]。在此方案中，鎢閘電極是來自於由鑲嵌工藝製造的熱氧化物。這些電極到位後，一個閘品質4nm HfO2電介質是利用 ALD來沉積。石墨烯隨即被轉換到此HfO2表面上。這種方法排除閘極品質介質在石墨烯沉積的需求。圖 3A 顯示了裝置的程序，而圖3B顯示裝置結構的概要。

圖2. 顯示拉曼光譜下石墨烯層的D峰在 (A)等離子體氧化和 (B) PVD金屬沉積和氧化後的損傷。圖2c-d顯示 (C)自旋對介質的沉積和 (D) 隨後烘烤退火所顯示D/G峰值減少但沒有D峰值未減少的拉曼光譜。


圖3A. 石墨通道裝置生產的程序圖。


圖3B. 用以執行裝置的結構概要圖。

為了處理石墨烯轉移後的矽晶圓，我們用自旋對介質膜封住石墨烯以保護它的品質。因此，我們得以避免上述的問題，如：高溫、等離子處理與形核。自旋對介質膜約為～35nm厚並讓石墨烯層能夠承受較高的溫度和電漿過程，包括薄膜沉積、退火、和反應性離子刻蝕 （RIE）。在圖2(C)中顯示拉曼光譜無可覺察的D-峰而2D顯示封蓋層保存了石墨烯的品質。

接著，在RIE程序後緊接著使用光刻步驟來形成有效區域並刪除所述之封蓋電介質、石墨烯和閘極氧化物（圖4A ）。活性石墨區域形成後，則程序進展到接觸模組。

圖4. 4A顯示在模式與蝕刻後XSEM的金屬柵極與源區。圖4B顯示通過絕緣體和金屬銅接觸點較低處的放大視圖。圖4C顯示100nm接觸的放大視圖。虛線顯示石墨烯的預期位置。圖4D顯示石墨烯FET上的線上參數測試儀使用2點運輸測量傳輸曲線。閘極電壓控制模式後門。總阻力包括通道電阻、串聯電阻的石墨烯地區未涵蓋的閘極和石墨烯金屬接觸電阻。

元件製造：接觸形成

在現代工藝中製造石墨烯元件，金屬與石墨烯的接觸為其中一個更巨大的挑戰性。大多數現有的文獻中都利用電子束蒸發和剝離技術來讓金屬接觸石墨烯[11,12] 。然而，這些技術和典型的金屬（Au，Au-Pd，Cr）利用是較適合於實驗室環境而非一個高產量的矽晶圓廠。我們使用傳統的鑲嵌接觸程序和一個以鍍金銅為基礎的冶金方法將在接觸開放蝕刻、清洗與金屬沉積中帶來重大的挑戰。

在這項研究中，由傳統氮化物和氧化物組成的接觸疊層將利用化學機械研磨（CMP）來平面化。浸漬光刻被用來界定尺寸範圍從100nm至350nm的接觸。在乾蝕刻過程後，晶片將被以與暴露的石墨烯相兼容的濕式化學品來清潔。一種改良後金屬阻隔／襯墊／種子的程序緊接著被採用來啟動所述的金屬化接觸，其次則是用CMP的金屬過刻。利用插頭的圓周來與石墨烯接觸，根據報導是比頂部接觸來得有效率[13]。接觸模組是緊接以銅鑲嵌程序來裝配自動化測試石墨烯FETs的金屬化模組之後的程序。之後的工作將包括進一步優化蝕刻和襯裡冶金的差異並連結結構（頂部vs.邊緣）到對接觸電阻和設備性能影響的研究。

電氣試驗結果

該設備是使用標準參數測試儀進行測試，其是利用DC電流電壓掃描各種石墨烯溝道金屬氧化物半導體場效電晶體MOSFET（GFETs柵控式場發射三極體 ）上來做測試。MOSFET的閘極感應電壓引起的電阻調變可以用兩點傳輸來做說明。一個典型的傳輸曲線顯示於圖4D。轉換行為從有溝道寬度1μm至10μm範圍石墨烯的柵控式場發射三極體設備中被觀察到。溝道寬度範圍從50nm到10μm的柵控式場發射三極體是由組成的背閘所控制。我們利用一個薄的高k介電質來達成低的工作電壓（從-1V到1V）。在圖4D所示的狄拉克點為通常會處於0V與但若以閘極篩選後會處於50mV，而此即為掃描的步徑。

因為我們只用2點測試，測得的總電阻包括溝道電阻與石墨稀區域的串聯電阻但未包括的閘與石墨烯金屬接觸區域的電阻。雖然這限制了我們對原本GFET的屬性作出區別，這確實指出了要生產類產品化元件的挑戰；如，減少接觸與減少串聯電阻看來是勢在必行的。

結論

我們已經證明MOSFET與石墨烯的渠道可以利用國家最先進的元件設備300mm規格CMOS加工生產線製造。此處指出的結構單元可用於製造其它新穎的元件結構，而此新穎的元件結構可以採取石墨烯的獨特性能或其它有趣的單層（即2D）的材料。

備註

1. Electric field effect in atomically thin carbon films," by K. S. Novoselov, A. K. Geim, S. V. Morozov, et al., in Science, vol. 306, pp. 666–669, 2004.
2. Honeycomb Carbon: A review of graphene" by M.J. Allen, V.C. Tung & R.B. Kaner in Chemical Review, 110, 132-145, 2010.
3. Graphene Electronics: Materials, Devices, and Circuits" by Y. Wu, D.B. Farmer, F. Xia, and P. Avouris in Proceedings of the IEEE, Vol. 101, No. 7, 2013.
4. Unusual transport properties in carbonbased nanoscale materials: nanotubes and graphene" by M. Purewal, Y. Zhang and P. Kim in Phys. Stat. Sol. (b) 243, No. 13, 3418–3422 (2006)
5. On the importance of band gap formation in graphene for analog device application" by S. Das and J. Appenzeller, in IEEE Trans. Nanotechnol., vol. 10, no. 5, pp. 1093–1098, Sep. 2011.
6. Epitaxial Graphene: Designing a new electronics material" by W. De Heer, C. Berger, X. Wu et al., in ECS Transactions 19 (5) 95-105 2009 [7]. "Toward Clean and Crackless Transfer of Graphene" by X. Liang, B. Sperling,I. Calizo, et al., in ACS Nano. VOL. 5 ’ NO. 11 ’  9144–9153 ’ 2011
7. "Toward Clean and Crackless Transfer of Graphene" by X. Liang, B. Sperling, I. Calizo, et al., in ACS Nano. VOL. 5 ’ NO. 11 ’ 9144–9153 ’ 2011
8. "Raman Spectrum of Graphene and Graphene Layers", A. C. Ferrari, J. C. Meyer, V. Scardaci, et al. in Phys. Rev. Lett. 97, 187401 (2006).
9. "Scaling of Al2O3 dielectric for graphene field-effect transistors", B. Fallahazad, K. Lee, G. Lian, S. Kim, C. Corbet, D. Ferrer, L. Colombo and E. Tutuc in Applied Physics Letters, 100, 093112 (2012)
10. Angle-dependent carrier transmission in graphene p-n junctions", by S. Sutar, E. Comfort and J-U. Lee in ACS Nano. Lett. Vol. 12, pg 4460 (2012).
11. Contacting graphene" by J.A. Robinson, M. LaBella, M. Zhu et al., in Applied Physics Letters, 98, 053103, 2011.
12. Understanding the Electrical Impact of Edge Contacts in Few-Layer Graphene" by T. Chu & Z. Chen in ACS Nano. Vol. 8 ’ No. 4 3584–3589 2014.
13. One-Dimensional Electrical Contact to a Two-Dimensional Material" by L. Wang, I. Meric, P. Y. Huang et al, in Science 1 November 2013: Vol. 342 no. 6158 pp. 614-617

　　　　原文請參閱《半導體科技雜誌 SST-AP Taiwan》

Facebook 在北美智權報粉絲團上追踪我們