晶片設計

所有考量點的開端是晶片的封裝策略，這應該在晶片設計完成之前進行。系統時序預算、功率管理與熱力行為可以在設計週期的一開始被定義，可以去除於設計尾聲偶爾加諸在封裝工程團隊的不可能限制。許多例子顯示晶片設計在製造生產上造成不必要的困難，導致高於必要的組裝成本且降低了生產的良率，只因為當更寬鬆的原則可以被使用時，晶片設計團隊卻套用最小設計原則。

例如當銲腳是有空間可以被分散開的，但卻使用了最小銲腳與銲腳間距的設計原則，或是使用了不必要的最小金屬到銲腳間隙設計（如圖1）。許多大型的晶片製造商對這些過去紮實的教訓都非常清楚，它也經常重現於未曾經歷這種教訓的新公司和設計團隊身上。使用設計原則最小值會給予生產製程不必要的壓力，導致較低的整體生產良率。

圖1. 於此圖片中，銲腳集中在緊密的群聚區塊而非平均的分散在晶片的邊緣。這使得銲腳的黏結更困難，需要更精密的設備來做黏結，因此不必要的增加了組裝成本並且可能影響元件的可靠度。

封裝

半導體封裝經常被視為是必要之惡，而且大多數的晶片設計者仰賴既有的封裝而非使用為達最佳效能的客製化封裝。晶圓級和晶片級封裝方法保存了「封裝是較不重要而可以被移除以節省成本並增進效能」的信念。事實上，半導體封裝提供六個基本功能：引入功率、散出熱能、訊號進出、環境保護、扇出/連結表面黏著元件（SMD）的相容性、以及維持可靠度。這些功能在導入晶片級封裝時並未消失，它們只是移轉給印刷電路板（PCB）的設計者。推卸責任並沒有解決問題，因為PCB設計者和他們使用的工具並非經常被預期能提供基本的半導體晶粒需求所要的最佳化考量。

封裝樣式

封裝技術在過去的四十年中已有很大的進步。這個進化跟著摩爾定律的步調，在減少成本和尺寸的同時也增加密度。密封針格陣列（PGA）與直插接腳封裝已大部分被導線架的四方扁平封裝（QFP）所取代。接下來的發展，層壓基板球格陣列（BGA）、四方平面無引腳（QNF）、晶片級與覆晶直接接合等封裝技術成為主流的封裝選項。

下個世代的封裝將採用矽穿孔技術來達到晶片間或晶片與中介層堆疊的三維封裝。這些方法預期可以解決許多封裝的問題並迎向一個新的時代。現實的情況是每種封裝形式都有其優點和缺點，似乎沒有任何一種封裝形式是完全被淘汰的。設計者必須要對所有封裝的選擇有深入的了解，以確定每種晶粒設計如何因為所使用的特別封裝形式而受益或受害。如果設計者沒有這樣的專業知識，比較聰明的做法是找個擁有這種專業知識的封裝團隊來做。

微型化

要在越來越小的區域內放入越來越多電子元件的需求，可能不經意的造成不必要的封裝複雜度。不斷傾向生產較薄的封裝是對可靠度和可製造性的妥協。將未封裝的晶粒直接放在電路板上絕對能節省空間，並可以產出像智能卡應用的較薄組件。這種晶片直接封裝（COB）的方法經常會有問題，由於緊密貼近其他元件、或是有非必要的長接線、又或是印刷電路板設計者試圖同時滿足電路板生產線和銲線需求的空間現況讓線接在尖銳的轉角處而可能造成短路，如此都使得晶粒並不容易黏合。

此外，使用最小印刷電路板設計規則可能複雜化組裝製程，因為印刷電路板蝕刻製程的變異必須被調節吸收。選擇對的印刷電路板製造商也很重要，因為層壓基板製造商與標準印刷電路板工廠在許多使用者眼中經常是一樣的。經常有設計者使用開發給表面黏著用的材料選擇和金屬系統但結果對銲線接合非常困難。為了要最大化製造良率，選擇一個決定正確金屬化權衡與製程紀律的供應商是很重要的。

電源

配電（包含去耦電容與銅接地線及電廠）已經幾乎是印刷電路板設計者的工作。這對大多數的使用者而言會覺得訝異，為什麼去耦鮮少被設計到封裝內成為一個完整的單元。成本或封裝尺寸的限制是典型被引用來解釋為什麼沒有這麼做的理由。實際上是半導體元件供應商經常並不曉得系統的需求，以及在任何特別裝置內電源波動的允差和開關雜訊的減緩等。因此電源管理便落在電路板層級的系統設計者身上。

熱能管理

微型化導致較小的體積和熱傳播來散熱。通常在設計時沒有空間或預算安排給熱的處理。處理接合處溫度一直是封裝工程師的任務，他們必須平衡操作溫度與周遭溫度以及封裝的熱流性。再次強調，在設計週期的早期發展包含晶粒特性、晶粒黏著材料的規格、晶粒黏著的散熱片、球格陣列上的散熱球和在表面黏著時直接黏上散熱板等熱能策略是很重要的。

訊號輸入/輸出

處理訊號的完整性一直是封裝工程師的主要關注。最小化寄生效應、串擾、阻抗不匹配、傳輸線效應與訊號衰減都是需要被解決的挑戰。封裝必須在要求的操作頻率對訊號完整性沒有顯著降低的狀態下處理訊號輸入輸出的需求。所有的封裝都有因為材料與封裝設計而特定的訊號特性。

效能

有許多因素會影響效能，列舉一部分包括：單晶片驅動器、阻抗匹配、串擾、電源供應屏蔽、干擾雜音和印刷電路板材料等。效能的目標必須在設計週期的初期就被訂定，並且在整個設計過程中進行權衡調整。

環境保護

設計者也必須知道封裝的選擇對保護晶粒不受周遭環境的汙染和/或損害是有影響的。下一世代的晶片級封裝（CSP）和覆晶技術可能將晶粒暴露在污染的環境。當晶圓廠的封裝與製造工程師必須負責提供保護晶粒的解決方法時，設計工程師必須了解到這些封裝技術對製造良率和長期可靠度的影響。

讓你的封裝團隊參與

希望這幾點有提供一些封裝的洞見，關於封裝如何影響設計的許多面向及封裝不應該被放到晶片設計的最後階段才做適當的選擇。你的封裝團隊從起始的規格訂定到最後設計檢討的整個設計過程都參與是非常重要的。

在今日快速變化的市場中，市場導入機會不斷縮小，因此上市時程經常是成功與失敗的一個重要區別點。沒有在設計週期之初讓你的封裝團隊參與，可能導致專案尾聲昂貴的重工循環、遇到製造問題而延遲了產品導入時程、或是更糟的遇到無法解決的問題，而該問題是可以透過在設計週期之初即考量封裝而避免的。

系統設計涵蓋了許多不同的設計原則。大部分設計者僅在他們特定的領域是精通的，而非所有領域。這些跨職能團隊的一個重要副產品即是設計知識會在團隊中散佈，而達到更強健與具成本效益的設計。

原文請參閱《半導體科技雜誌 SST-AP Taiwan》

【本文僅反映專家作者意見，不代表本報立場。】

Facebook 在北美智權報粉絲團上追踪我們