當年TRIZ的發明人Altshuller先生,是以機械和土木工程的專利資料庫歸納出此一方法論,許多人好奇,TRIZ是否有辦法應用於國內專精的電子與電機技術產業?筆者的答覆是「當然可以!」。就以南韓為例,三星電子、現代汽車與浦項鋼鐵等企業單位都曾大力推展TRIZ方法論,並獲得大量的創新成果、專利及財務效益。本文將以TRIZ的40個發明原則,來對應半導體製程技術之獲證專利實例。
前言
TRIZ (Theory of Inventive Problem Solving,發明問題的解決理論)自1968年問世以來,迄今(2014)已有46年了,若以當今全球前1000大企業對TRIZ方法論的普遍肯定來看,其增益創新研發能力之優異,加強技術演進擴散之速度,筆者相信TRIZ已經位居一代顯學之地位,國內產業各界人士理應有目共睹才是。
儘管如此,似乎有不少人對於TRIZ方法論的產業應用範圍究竟有多廣泛,仍然懷有疑慮,理由是TRIZ的發明人Altshuller先生,是以機械和土木工程的專利資料庫歸納出此一方法論,這對精於電子與電機技術類別的國內產業界來說,是否也能援引使用呢? 筆者的答覆是「當然可以!」。就以南韓為例,三星電子、現代汽車與浦項鋼鐵等企業單位都曾大力推展TRIZ方法論,並獲得大量的創新成果、專利及財務效益。不僅如此,近年來,各國研究TRIZ的學者在國際間發表的學術論文,也嘗試在不同的產業領域中發展專用的工程參數與矛盾矩陣,將40個發明原則轉換或擴充,並應用至特定的應用領域,藉以增強其教育、化工、電機、醫學工程、觀光、金融與行銷等行業的競爭力。
因此,基於現實環境之需求,筆者願貢獻多年研究TRIZ的心得,著文闡述我國高科技產業如何引用TRIZ方法論之精義。只因我生也晚,筆者只能以逆向工程的方式來推論TRIZ方法論對應半導體製程技術的實用案例,同時,為簡化論述起見,筆者省略了工程參數與矛盾矩陣的命題過程,直接以TRIZ的40個發明原則來對應半導體製程技術之獲證專利實例,特為高科技產業背景的讀者們分享與解析筆者研讀TRIZ方法論所得之精華內容。
發明原則1:分割(Segmentation)
發明原則「分割」通常具有下列之涵義,
將物體區分成複數個獨立部分
將物體區分為區段、區塊或模組化(使其容易組裝與拆卸)
增加物體可分割的程度
首先,筆者要提示一基礎專利之案例如下,專利名稱為“Prenucleation process for SIMOX device fabrication (製造SIMOX元件的預成核製程)”,專利號碼為US5288650。本案是為CMOS元件製程的首要步驟,絕緣層覆矽 (silicon-on-insulator,SOI),提供一極具效益的方法,亦即是目前半導體業界所熟知的氧離子植入矽晶隔離法 (Separation by implanted oxygen,SIMOX)。
如圖一所示,該案例敘述一矽晶片12,在經過氧離子植入製程之後,於矽晶片內部產生一薄層之氧化矽絕緣層10,該氧化矽絕緣層10將矽晶片「分割 」為上層14與下層16二部分,該上層矽晶片14即為建構半導體元件之基材(Substrate)部分,標號18與20分別為氧化矽絕緣層10與上下層矽晶片之異質結構接面(Hetero structure junction)。
圖一、製造SIMOX元件的預成核製程
資料來源:USPTO,5288650號專利
然後,為了補救氧離子植入製程對上層矽晶片晶格之破壞,該矽晶片必須進行高溫退火(Annealing)製程以修補矽晶片的晶格排列狀態,並使植入的氧離子和矽原子產生化學反應,形成大量的二氧化矽結晶核,其目的是為了防止Latch-Up 現象、降低寄生電容、抑制漏電流、減少消耗功率、提升元件操作速度等功能。如圖二所示,當退火溫度為750℃時,其二氧化矽的成核速率可達最大值,約為1x107 /cm3•sec。
圖二、製造SIMOX元件的預成核製程
資料來源:USPTO,5288650號專利
發明原則2:分離,萃取(Separation,Extraction)
發明原則「分離,萃取」通常具有下列之涵義:
從一物體中提煉、移除、分離出不想要(有害)的部分或屬性
從一物體中提煉、抽取、分離出想要(有利)的部分或屬性
其次,筆者要舉出另一基礎專利如下,專利名稱為“Method of selectively etching titanium-containing materials on a semiconductor wafer using remote plasma generation (利用遠程電漿對半導體晶片含鈦材料進行選擇性蝕刻的方法)”,專利號碼為US5326427。
在所有的半導體製程技術當中,筆者認為「蝕刻製程」是最能呼應發明原則「分離」的涵義了,相信工程師們亦會有同感。
如圖三所示,該案例敘述一半導體元件經過電漿蝕刻之後形成的通道110,上部為絕緣層102,其下為含鈦材料的抗反射層112,其次為鋁導線層104,再其次為絕緣層106。標號108為蝕刻過程中產生的聚合物圍籬(Polymer fence),該聚合物圍籬附著於通道周圍,標號120則為附著於通道底部的含鈦材料,其往往會造成之後填充的金屬插栓(Plug)與鋁導線層104之間電性接觸不良的問題,故應再次進行蝕刻製程以便「分離 」出該含鈦材料120。
圖三、利用遠程電漿對半導體晶片含鈦材料進行選擇性蝕刻的方法
資料來源:USPTO,5326427號專利
如圖四所示,該圖表示以氟離子電漿116進行移除含鈦材料120的蝕刻製程,標號114為蝕刻過程中鋁導線層104的曝出部分,同時也造成絕緣層102變薄(102),並產生新的含鋁聚合物(aluminum-containing polymer) 108,以利於進行後續的鎢插栓(tungsten plug)製程。基本上,本案例是以含鋁聚合物取代含鈦聚合物來改善電路可靠性的方法,因此也符合「置換法」的概念。
圖四、利用遠程電漿對半導體晶片含鈦材料進行選擇性蝕刻的方法
資料來源:USPTO,5326427號專利
在後續的系列專文中,筆者將繼續為各位讀者們介紹以半導體製程技術之專利文獻,對應TRIZ的40個發明原則之實例,請大家拭目以待。
作者:
胡竹林
現任:
北美智權教育訓練處 資深研發創新顧問
經歷:
高通顯示器 微機電顯示器資深經理
華晶科技 工程部經理
友達光電 資深工程師
加州大學洛杉磯分校 電機研究所碩士
Facebook
按讚馬上加入北美智權報粉絲團
Please enable JavaScript to view the comments.