智權報總覽 > RD 專欄           
 
運用獨特聚合物鍍膜製程提升3D晶圓級封裝之效能與可靠度
半導體科技
IC對縮小尺寸、微縮製程節點和增加I/O數量的需求是促成各種高階晶圓級封裝(WLP)技術和高密度基板概念普及的主因。有幾個策略可達到這些目標,而最被看好的方法是運用3D-IC和3D晶圓級封裝(3D-WLP)技術。

各種垂直矽穿孔(TSV)互連方式是3D元件整合的主要環節,因為這些技術在晶圓處理階段時以垂直導通來整合晶圓堆疊的方式,以達到晶片間的電性互連。矽 穿孔可比傳統的整合方法提供眾多優勢,例如:(1)藉由縮短互連的距離提升電性效能;(2)透過異質晶片之整合 (例如: 在邏輯晶片、處理器和感測器上整合記憶體等)增加功能;以及(3)提升整合密度來降低封裝後的晶片尺寸。

雖然3D-IC和運用中介層連結的2.5D IC設計帶來眾多具潛力的優勢,但矽穿孔也為3D晶圓級封裝的效能和可靠度帶來重大的挑戰。這包括因插入損耗(insertion loss)和干擾(crosstalk)而在矽穿孔製程中要控制電性損耗;維持持久性的矽穿孔互連可靠度,這是由於互連金屬和矽基板之間負熱膨脹係數(CTE)差異所導致的熱力引起之應力造成。

矽穿孔互連點之形成需要一連串的製程步驟,例如在鑽孔前要進行晶圓/晶粒薄化和接合到一個載具晶圓上。每個步驟都會增加製程中的應力,這會影響晶片堆疊的效能。伴隨晶圓薄化而來的是原來內部應力的釋放,這種由矽穿孔製程帶來的應力都會增加矽穿孔堆疊(一般會包含封裝凸塊、互連點、薄化的矽穿孔基板、黏著的微凸塊、第二層互連點、電晶體等)的整體應力,而且也會干擾到同堆疊中的相關功能。

這種應力足以持續降低元件的效能、導致因晶片黏聚破裂引起的機械性失誤,並會在矽穿孔和晶片陣距之間產生剝離現象(delamination)。最終由熱氣產生的應力會讓矽穿孔從矽晶圓凸出,並會永久損毀後段製程(BEOL)結構。因此,採用矽穿孔時應要謹慎防範在3D堆疊上發生由熱機械可靠度問題引起的衍生效應(parasitic effect),這會將每個矽穿孔周圍的元件區域(keep-out zones)拉廣,在此不會放置元件以將產生應力的風險降到最低,以免會影響太接近矽穿孔的電晶體之電性效能。

為了緩和這些問題,目前已開發了一項可運用光阻劑和其他功能性聚合物的創新技術,它可充當在矽穿孔結構中晶片和銅之間的應力緩衝。使用NanoSpray 技術可製造鈍化層,這不僅可防止腐蝕,更可形成隔離以降低電性雜訊,也可作為應力緩衝層來轉移熱應力。針對這些聚合物形成的矽穿孔的研究可提升電性效能, 相較於傳統的SiO2絕緣層矽穿孔,可大幅降低電容密度,也可有效減少漏電現象。鍍上聚合物的鑽孔側壁本身的機械特性也可實現全新的矽穿孔設計,這些設計 方案更可接受在矽基板和介面金屬之間因熱膨脹係數差異產生的應力。針對矽基板因熱應力引起的剝離現象的詳細研究顯示,藉由降低熱膨脹差異的逆向作用,可大幅提升長期的可靠度。

提升矽穿孔互連點熱機械可靠度

為了呈現這種聚合物絕緣矽穿孔技術節的優點,而採用有限元素分析(FEA)模擬、研究在溫度偏高的情況下矽穿孔結構中由熱氣產生的應力。第一項研究描述和分析一個全部由金屬填滿的矽穿孔結構的熱機械特力學行為,其中鑽孔的直徑和深度分別為50微米和150微米。(圖一的左上圖示)

在100℃中度高溫的情況下模擬由熱氣產生的應力現象。如圖一(中上圖示和右上圖示)顯示,高應力集中現象顯然都在鑽孔金屬介面上。有限元素分析結果顯示,不僅在鑽孔側壁有大量由熱氣產生的應力,在矽穿孔的角落也集中了剪應力(shear stress)和張應力(tensile normal stress)。這些應力達到頂點時,也代表著在重覆的冷熱循環過程中會有介面脫離的高度風險,進而引起矽穿孔凸出和晶片破裂的現象。這些淺層的應力也會降低載具的行動性和元件效能,因此在矽穿孔周圍需要一些元件區域,防止鄰近功能的干擾。

下一步是在相同的矽穿孔結構中加入一個苯環丁烯(BCB)聚合物的5微米中介層(圖一的左下圖示)。苯環丁烯聚合物擁有和材料及廣泛處理功能相同的性質,在此用於展示該研究的環狀聚合物概念的功能性。 這種苯環丁烯材料的散熱和介電質效能具備低於2.64介電常數的低介電特性。此外,全新的苯環丁烯材料則呈現更高的散熱穩定度(T0 ≤ 427℃, T5% ≤ 552℃),並可視為永久性的矽穿孔襯墊選項。

在相同大小和溫度條件的情況下,針對採用苯環丁烯襯墊的銅填充矽穿孔之熱應力有限元素分析結果顯示,矽穿孔結構會釋放大量應力。尤其在銅和晶片之間的交接處,熱應力會有明顯的減少的現象(圖一的中下和右下圖示)。這樣會帶來正面效果,可透過環狀的矽穿孔結構大幅縮小元件區域的面積,因而可產生密度較高的矽 穿孔,而且不會有衍生的交錯效應。目前業界已開發出可精確測量矽穿孔介面應力的實驗性技術、測試結構和方法,以期為矽穿孔找到準確的可靠度數值。熱氣產生 應力的程度與矽穿孔採用的金屬填充物有高度相關性。

http://ssttpro.acesuppliers.com/uploads/SSTT%20114/TECH-4_1.jpg
圖一:模擬銅填充矽穿孔(上排圖示)的熱應力釋放行為,並在相同的架構下在金屬和晶片陣矩(下排圖示)之間採用薄型(直徑為5微米)苯環丁烯聚合物襯墊。在兩種情況下,鑽孔直徑和深度分別為50微米和150微米的矽穿孔會在100℃ 下研究其熱應力之變化。在模擬中整體應力有明顯的降低。

銅、鎢和鎳等金屬材料都適用於3D矽穿孔,而這些材料之間的熱機械可靠度差異則有所不同;因為擁有低模數和低熱膨脹係數的金屬都可降低產生剝離現象的可能。然而事與願違,低模數的金屬通常會有高熱膨脹係數,或是低熱膨脹係數的金屬則 會有高模數。表一列出了四種常用金屬和矽的熱負載力學特性。

http://ssttpro.acesuppliers.com/uploads/SSTT%20114/TECH-4_T1.jpg
表一:常用於矽穿孔介面的金屬及矽之熱負載力學特性

矽穿孔剝離現象的主因會隨著金屬的熱膨脹係數下降而大幅減小,這是由於金屬和晶片陣矩之間的熱膨脹係數差異之平方函式效應。在同樣熱負載和矽穿孔尺寸的前提下,四種材料中,鎢具有最低的熱膨脹係數也最不容易產生剝離現象。然而,金屬化材料和矽穿孔阻障層間的介面附著力在控制剝離現象中扮演了重要角色。在這種情況下,銅比鎢有更多朔性變形(plastic deformation)的優勢。因此,銅可以在裂縫尖端附近藉由朔性變形吸收能量,而且可以阻止裂縫擴散。雖然鎢比銅更具優勢,同時它也較脆弱且缺乏可 塑性。

研究的第二部分主要集中探討使用環狀金屬接觸點(metal contact)取代全金屬填充物的矽穿孔互連設計之熱負載力學行為。為了確保研究對象的對比性,研究的第二部分將使用相同的矽穿孔結構,其鑽孔直徑為50微米和鑽孔深度為150微米(圖二的左上圖示)。在100℃中度高溫下研究這種矽穿孔設計的熱應力有限元素模擬結果時,可發現矽穿孔內的應力排放有顯 著的變化(圖二的中上和右上圖示)。在矽穿孔結構中的鑽孔與金屬介面也發現有減少應力集中的現象。然而,在矽穿孔頂端邊緣的精確應力負載仍然非常高,可產 生填充物的剝離和擠壓現象。研究結果也顯示,大幅增加的機械性應力會流向中空的金屬接觸點中。這是因為金屬結構內部嚴重缺乏機械性支援的緣故。最後,環狀的矽穿孔設計會改善鑽孔側壁的應力特質,但它會將問題轉移到別處而非真正解決了問題。

當相同的矽穿孔結構加入一個5微米的苯環丁烯中介層時(圖二的左下圖示),中空的矽穿孔結構會有大量的整體應力釋放。如同之前的聚合物絕緣物例子,這種應 力釋放是因為在淺層區域中加入了明確的環狀的聚合物層。除此之外,在中空的矽穿孔結構的內部也會發現有應力大幅降低的情況(圖二的中下和右下圖示)。

http://ssttpro.acesuppliers.com/uploads/SSTT%20114/TECH-4_2.jpg
圖二:模擬不同矽穿孔的熱應力釋放行為。上排圖示是一個擁有薄型環狀金屬襯墊 (直徑為10微米)的矽穿孔。下排圖示表示在金屬和晶片陣矩間的薄型(直徑為5微米) 苯環丁烯聚合物襯墊發揮的熱負載力學緩衝作用。在兩種情況下,鑽孔直徑和深度分別為50微米和150微米的矽穿孔會在100℃下研究其熱應力之變化。

用聚合物填滿鑽孔以防止空氣所造成的金屬化,同時下游製程可進一步改良因熱負載 的力學行為,從而提升3D互連的電性可靠度。但是,用標準的旋轉鍍膜技術來填滿非常深的孔溝或高長寬比的結構會有諸多限制,通常會因聚合物填充物內藏有空氣、不平的表面,以及聚合物無法流到必要的深度而產生裂痕。不過,NanoFill技術則可解決這個問題,它可以用聚合物材料將空的矽穿孔結構完全填滿,並確保聚合物內不會有裂縫和孔洞,而且這項技術適用所有的一般聚合物材料。但在這個研究中,我們採用苯環丁烯作為鑽孔的永久保護層。圖三展示了有聚合物緩衝的矽穿孔設計之有限元素分析結果,這種矽穿孔設計採用了苯環丁烯聚合物為填充材料。

http://ssttpro.acesuppliers.com/uploads/SSTT%20114/TECH-4_3.jpg
圖三:模擬在100℃的苯環丁烯聚合物填充和苯 環丁烯聚合物緩衝(直徑為5微米)的矽穿孔設計的熱應力釋放情形,其採用薄型金屬接觸點(直徑為10微米),鑽孔直徑和深度分別為50微米和150微米。隨著藍色部分的轉移可顯著看到苯環丁烯聚合物填充物有助降低熱應力的效應。

矽穿孔的塗佈式聚合物鍍膜技術

矽穿孔的側壁陡直並採用極端的長寬比,因此在有深度的鑽孔中添加塗佈式聚合物鍍膜並非容易的任務。主要因為標準的表面鍍膜方法,例如旋轉式鍍膜和乾膜壓合等,並非為了今天高長寬比的微架構設計和開發,自然無法符合其所需的要求。因此,業界需要全新和創新方法方能克服這些挑戰。

對於逐漸變細的淺型鑽孔而言,傳統的噴霧式光阻鍍膜技術是其中一項最被看好能克服目前障礙的技術。然而,噴霧後在結構的角落會有抗蝕劑的回焊現象,這會降低邊緣的覆蓋範圍。由於抗蝕劑材料的回焊現象(黏度和表面張力),因此不太可能針對鍍膜製程進行最佳化。基於上述原因,用傳統噴塗式沉積技術做為垂直的鑽孔鍍膜將是很困難的事。對於特定材料組合的特殊長寬比,在鑽孔側壁可能會導致缺乏或完全沒有鍍膜覆蓋。

圖四為掃描式電子顯微鏡的橫切面圖,呈現兩種鑽孔的塗佈鍍膜製程。其為深度200微米的鑽孔,分別在3.6和5長寬比情況下的NanoSpray塗佈製程結果。

http://ssttpro.acesuppliers.com/uploads/SSTT%20114/TECH-4_4.jpg
圖四:運用掃描式電子顯微鏡的橫切面圖呈現兩種鑽孔的塗佈鍍膜製程;一種是55微米寬和200微米深的鑽孔(左圖),另一種是40微米寬和200微米深的鑽孔(右圖)。

熱膨脹係數是引起製程應力的主因,這會影響3D-IC和3D晶圓級封裝矽穿孔結構的熱機械可靠度。想要成功邁入全新的3D-IC世代,就需致力於為3D晶圓級封裝的各項先進的晶圓儀器的設計和發展。

原文請參閱《半導體科技雜誌 SST-AP Taiwan

 


Facebook 按讚馬上加入北美智權報粉絲團